成果信息

持续研究金融安全芯片体系结构，研究成果包括：①提出了基于 RISC CPU 的金融安全处理器架构，依托该架构，面向金融安全支付领域设计并实现了ARM 指令集兼容的系列化金融安全芯片，具备高等级安全性、可靠性和适用性。②基于过程级软硬协同设计方法，突破了 RTL 级代码保护、高速加解密算法引擎等多项关键技术，实现了金融安全 SoC 架构和高可抗攻击安全算法模块。③基于项目组提出的安全处理器架构及设计方法，面向汽车安全、航天特种显示和化学分析等应用领域，设计并实现了多个应用系统。)

背景介绍

随着现代计算机和网络的广泛应用,卡支付已经成为主要消费手段。但由于卡支付本身的虚拟特性,攻击者一旦获得用户卡的重要信息,就可以冒充卡的所有者而进行非法操作。因此金融终端产品对信息安全性和保密性能提出更高要求。为了解决卡支付面临的安全问题,商维萨(Visa)、万事达卡(MasterCard)等全球知名支付卡厂联合成立了PCI安全标准委员会(PCI Security StandardsCouncil);其制定的PCI安全标准规范已经成为行业标准。目前我国金融终端厂商设计的符合PCI标准终端几乎全部采用国外设计的安全芯片。不仅技术上受制于人,而且芯片可能存在“陷门”,存在安全隐患。故设计一款自主研发的符合PCI标签的金融终端SoC芯片具有重要社会意义与经济效益。)

应用前景

研发的系列化金融安全芯片安全性高、成本低，成本仅国外同类产品价格的25%左右，该芯片已经应用到长城信息、证通电子等企业的系列化金融终端，仅以长城信息、证通电子单纯POS机目前130万台/年的销售量计算，每年可节省开支约8000余万元，该项目目前已累计产生经济效益约 4.6亿元，为推动我国信息技术的发展，构建我国“自主、安全、可靠、可控”的金融自助支付体系做出了贡献。)